文件名称:Quatus课程设计花式流水灯
文件大小:351KB
文件格式:ZIP
更新时间:2023-07-24 03:33:45
课程设计 quatus 数电
加入了verilg HDL 时钟分频模块,将50M赫兹脉冲分为1HZ,设备使用的是,MAX2,12管脚作为晶振时钟输入,1到8为小灯输出,低电平点亮,用户可根据自己需求更改。电路有两个194,两个160,一个04
文件名称:Quatus课程设计花式流水灯
文件大小:351KB
文件格式:ZIP
更新时间:2023-07-24 03:33:45
课程设计 quatus 数电
加入了verilg HDL 时钟分频模块,将50M赫兹脉冲分为1HZ,设备使用的是,MAX2,12管脚作为晶振时钟输入,1到8为小灯输出,低电平点亮,用户可根据自己需求更改。电路有两个194,两个160,一个04