文件名称：VGA LCD Core源码
文件大小：484KB
文件格式：RAR
更新时间：2011-09-17 16:53:17
FPGA IP Core
用于CRT或LCD显示，Verilog HDL源码，用于Xilinx FPGA。支持32、24、16位彩显和8位灰度/伪彩色显示。
【文件预览】：
VGALCD
----b13_safe_09_17_02()
--------auto_baud.v(25KB)
--------vga_128_by_92.v(8KB)
--------risc16f84_clk2x.v(36KB)
--------xilinx_block_ram_8_16.v(11KB)
--------top.v(16KB)
--------square_wave_dds.v(3KB)
--------xilinx_block_ram_3_3.v(12KB)
--------clock_divider.v(2KB)
--------clock_multiply.v(2KB)
--------reg_8_pack.v(9KB)
--------serial.v(24KB)
--------auto_baud_with_tracking.v(26KB)
--------reg_4_pack_clrset.v(7KB)
--------build_13.ucf(4KB)
--------rs232_syscon.v(45KB)
----OPENCORES.files()
--------dotty.gif(42B)
--------title_logo.gif(366B)
--------block_diagram.gif(17KB)
----vga_core.htm(13KB)
----vga_lcd.htm(13KB)
----vga_core.pdf(396KB)
----b13_safe_09_17_02.zip(64KB)
----OPENCORES.htm(25KB)