文件名称：verilog卷积码
文件大小：205KB
文件格式：ZIP
更新时间：2013-11-03 03:48:42
verilog
用verilog编写的卷积码的产生 有详细的仿真图 实现原理
【文件预览】：
卷积码编码器的Verilog HDL设计.pdf
verilog卷积码
【文件属性】：
【文件预览】：
卷积码编码器的Verilog HDL设计.pdf
【文件预览】：
卷积码编码器的Verilog HDL设计.pdf
网友评论
- 需要代码的朋友慎重下载，文档无代码
- 内容平平 ，一般吧
- 内容平平 ，一般吧
- 这只是一篇pdf的论文，讲的也很泛泛，没有程序。 .
- 这只是一篇pdf的论文，讲的也很泛泛，没有程序。