文件名称:Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog
文件大小:1.72MB
文件格式:PDF
更新时间:2019-04-07 08:24:43
CDC verilog
关于在RTL设计中,如何处理跨时钟域的问题的一篇文档,写的非常详细。
文件名称:Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog
文件大小:1.72MB
文件格式:PDF
更新时间:2019-04-07 08:24:43
CDC verilog
关于在RTL设计中,如何处理跨时钟域的问题的一篇文档,写的非常详细。