Viterbi编解码的Verilog实现

【文件属性】：

文件名称：Viterbi编解码的Verilog实现

文件大小：3KB

文件格式：7Z

更新时间：2022-03-21 15:53:57

fpga开发

Viterbi编解码的Verilog实现

【文件预览】：
src
----decoder.v(3KB)
----acs.v(2KB)
----bram_sp_4x8.v(525B)
----bmu.v(2KB)
----encoder.v(2KB)
tb
----tb.v(1KB)