文件名称：UART example design
文件大小：9KB
文件格式：7Z
更新时间：2024-01-01 06:08:10
fpga/cpld
UART controller example design for your own design reference for FPGA/CPLD. This design very simple and easy for read.
【文件预览】：
uart
----rtl()
--------uart_regs_defs.v(2KB)
--------uart_regs.v(7KB)
--------uart_wb.v(5KB)
--------uart.v(10KB)
----README.md(2KB)
----testbench()
--------uart_monitor.cpp(2KB)
--------sc_vpi_module.h(4KB)
--------wb_lite_driver.h(2KB)
--------uart_tb.h(2KB)
--------uart_monitor.h(2KB)
--------uart_wb_vpi.h(2KB)
--------sc_vpi_clock.h(2KB)
--------wb_lite_driver.cpp(1KB)
--------uart_tb.cpp(3KB)
--------makefile(1KB)
--------uart_regs.h(1KB)
--------tb_top.v(1KB)