文件名称：WCDMA系统上行扰码算法的优化及其实现 (2013年)
文件大小：1.59MB
文件格式：PDF
更新时间：2024-05-27 08:06:28
自然科学 论文
针对 WCDMA 系统上行扰码中信号处理能力弱的问题,提出一种将1 位串行输出电路转化为 8 位并行输出电路的算法,并与1 位串行输出、2 位并行输出和 4 位并行输出在资源面积、处理速度等方面进行比较,数据比较表明8 位并行输出电路可以显著提高系统的信号处理能力. 通过与文献(王文焕. 用 FPGA 实现WCDMA 下行扰码[J]. 现代电子技术. 2002(2):62-63)在硬件及软件仿真两个方面的对比发现,该文算法的处理速度提高到原来的8 倍. 使用 FPGA 板实现该算法的硬件电路,且对此电路进