FPGA数字时钟的设计

【文件属性】：

文件名称：FPGA数字时钟的设计

文件大小：2.98MB

文件格式：RAR

更新时间：2024-07-28 17:36:12

fpga VHDL QUARTUS11.0 MODELSIM

通过能显示“小时 分钟”的简单时钟的设计，掌握任意进制计数器的设计和参数传递作用。