文件名称：Ethernet_Test_src.zip
文件大小：12KB
文件格式：ZIP
更新时间：2023-01-23 07:54:27
FPGA UDP Verilog
基于verilog的UDP协议。只有自己写的代码部分，其中的IP核需要自行添加。本开发工程是基于Xilinx的FPGA完成。
【文件预览】：
IP_Send.v
UDP_Ctrl.v
DataBuffer_Ctrl.v
IP_Recieve.v
testfor_top.v
CRC32_Gen.v
Ethernet_Test_src.zip
【文件属性】：
【文件预览】：
IP_Send.v
UDP_Ctrl.v
DataBuffer_Ctrl.v
IP_Recieve.v
testfor_top.v
CRC32_Gen.v
【文件预览】：
IP_Send.v
UDP_Ctrl.v
DataBuffer_Ctrl.v
IP_Recieve.v
testfor_top.v
CRC32_Gen.v