【文件属性】：
文件名称：北大Verilog讲义
文件大小：1.48MB
文件格式：RAR
更新时间：2012-08-23 07:17:44
数字集成电路设计入门——从HDL到版图
北京大学Verilog HDL的内部基础讲义，数字集成电路设计入门——从HDL到版图，感觉还不错，供大家分享.
【文件预览】：
北大Verilog讲义
----北大verilog课件(内部资料)()
--------14-16.ppt(240KB)
--------17-22.ppt(642KB)
--------10-13.ppt(744KB)
--------Thumbs.db(6KB)
--------1-5.ppt(541KB)
--------6-9.ppt(685KB)