基于FPGA的高速数据采集系统的设计与实现* (2012年)

【文件属性】：

文件名称：基于FPGA的高速数据采集系统的设计与实现* (2012年)

文件大小：241KB

文件格式：PDF

更新时间：2024-07-01 16:15:20

工程技术 论文

高速数据采集系统主要由AD、FPGA和DSP组成。该系统的采样精度为12 bit，采样率为100 MSPS。首先介绍了系统中AD部分的两种前端调理电路的设计与实现，并作了对比，然后介绍了AD的时钟电路，说明了基于Verilog的FPGA程序设计过程。通过调试优化后可以在DSP中稳定、纹波较小地读到AD量化后的数据。