文件名称：verilog uart模块
文件大小：16KB
文件格式：V
更新时间：2023-08-08 17:01:42
uart fpga 多点采样 偏差校正 verilog
verilog 写uart模块，例化时可以配置模块时钟与波特率时钟，内部集成了晶振--波特率计数器偏差校正部分(通过最小边沿校正)，校正范围-10%~10%，接收部分使用7点采样。 例化示例： uart #( .freq_clk(24), .freq_baud(57600) ) m1( .clk(24m), .reset_n(reset_n), .tx(uart_tx1), .rx(uart_rx1), .data_to_tx_flag(tx_flag), .data_to_tx(tx_data), .busy(), .send_ok(tx_send_ok), .data_from_rx_flag(rx_flag), .data_from_rx(rx_data) );