文件名称：UART串口模块代码（verilog）
文件大小：40KB
文件格式：RAR
更新时间：2016-11-13 03:04:13
UART 串口 verilog
UART串口模块代码，使用verilog设计
【文件预览】：
串口通信
----UART.bdf(7KB)
----UART.v.bak(365B)
----uart_tx.v.bak(863B)
----UART.map.summary(199B)
----uart_tx.v(864B)
----db()
--------UART.cbx.xml(86B)
--------UART.rtlv.hdb(6KB)
--------UART.sld_design_entry.sci(154B)
--------UART.cmp.rdb(3KB)
--------UART.rtlv_sg.cdb(284B)
--------UART.hif(250B)
--------UART.lpc.rdb(385B)
--------UART.eco.cdb(161B)
--------UART.map.hdb(6KB)
--------UART.db_info(137B)
--------UART.pre_map.hdb(6KB)
--------UART.tis_db_list.ddb(174B)
--------UART.lpc.txt(1KB)
--------prev_cmp_UART.map.qmsg(6KB)
--------UART.lpc.html(430B)
--------UART.rtlv_sg_swap.cdb(178B)
--------UART.map.qmsg(6KB)
--------prev_cmp_UART.qmsg(6KB)
--------UART.hier_info(11B)
----uart_tx.bsf(2KB)
----uart_rx.v.bak(1KB)
----uart_rx.bsf(2KB)
----UART.flow.rpt(5KB)
----UART.v(369B)
----UART.qpf(1KB)
----UART.qsf(2KB)
----uart_rx.v(1KB)
----UART.qws(841B)
----UART.done(26B)
----UART.map.rpt(10KB)