夏宇闻译Palnitkar_verilog HDL数字设计与综合 时间:2016-03-27 08:37:59 【文件属性】: 文件名称:夏宇闻译Palnitkar_verilog HDL数字设计与综合 文件大小:13.44MB 文件格式:PDF 更新时间:2016-03-27 08:37:59 verilog 学习fpga很好的一本资料,很适合初学者使用 立即下载