文件名称：西工大Verilog语言与FPGA设计课程基础代码（全，90分+，改名即可使用）.zip
文件大小：27KB
文件格式：ZIP
更新时间：2021-11-09 19:03:43
课程答案
西工大Verilog语言与FPGA设计课程基础代码（全，90分+，改名即可使用）.zip
【文件预览】：
西工大Verilog语言与FPGA设计课程基础代码
----lab5()
--------testlab5.v(4KB)
--------lab5.v(2KB)
----lab6()
--------Divider()
--------couter24h()
----lab4()
--------Mul()
--------FullAdder()
--------HalfAdder()
--------shifter()
----lab3()
--------decoder38()
--------decoder83pri()
--------select41()
--------decoder83()
----lab2()
--------SR()
--------JKfifo()
--------Dfifo()
----lab1()
--------testbench.v(553B)
--------judge.v(304B)