文件名称：FPGA课程设计的定时闹钟
文件大小：166KB
文件格式：ZIP
更新时间：2015-06-10 04:48:06
FPGA课程设计定时闹钟
这是一个包含设置时间输入，确定再显示。这是为了以后西科大的用的哈，其他的也可以参考哈。其中没有设置对时间的校准。定时闹钟。真的是，还得写详细些。设置时间输入，给一个按键SET作为基点，ALARM作为输入，再在控制器里面去综合。
【文件预览】：
zuihou11
----SET.bsf(3KB)
----asd.fit.summary(480B)
----Top.v(2KB)
----ALARM.v(662B)
----fenping_1HZ.bsf(2KB)
----asd.map.summary(448B)
----asd.fit.smsg(513B)
----db()
--------asd.syn_hier_info(0B)
--------asd.pre_map.cdb(1KB)
--------asd.map.hdb(9KB)
--------asd.map.qmsg(2KB)
--------asd.hif(732B)
--------asd.cbx.xml(85B)
--------asd.map.logdb(4B)
--------asd.rtlv.hdb(9KB)
--------asd.tis_db_list.ddb(174B)
--------asd.lpc.html(430B)
--------asd.sld_design_entry_dsc.sci(154B)
--------asd.pre_map.hdb(9KB)
--------asd.eco.cdb(161B)
--------asd.(0).cnf.hdb(1KB)
--------asd.rtlv_sg_swap.cdb(178B)
--------asd.sgdiff.hdb(9KB)
--------prev_cmp_asd.qmsg(2KB)
--------asd.cmp.rdb(4KB)
--------asd.lpc.rdb(385B)
--------asd.db_info(137B)
--------asd.lpc.txt(1KB)
--------asd.hier_info(2KB)
--------asd.map.cdb(2KB)
--------asd.(0).cnf.cdb(1KB)
--------asd.sld_design_entry.sci(154B)
--------asd.sgdiff.cdb(1023B)
--------asd.rtlv_sg.cdb(1KB)
----SET.v(685B)
----fenping_1HZ.v(325B)
----SET.v.bak(709B)
----asd.tan.rpt(111KB)
----control.v.bak(716B)
----asd.bdf(22KB)
----asd.asm.rpt(8KB)
----asd.pof(2MB)
----asd.flow.rpt(6KB)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----asd_assignment_defaults.qdf(42KB)
----encoder.bsf(2KB)
----asd.done(26B)
----control.bsf(4KB)
----asd.qsf(4KB)
----asd.pin(77KB)
----asd.fit.rpt(187KB)
----Counter.bsf(2KB)
----control.v(707B)
----asd.dpf(239B)
----encoder.v(628B)
----asd.qws(2KB)
----asd.sof(821KB)
----asd.tan.summary(2KB)
----asd.qpf(897B)
----asd.cdf(184B)
----asd.map.smsg(132B)
----Counter.v(1KB)
----ALARM.v.bak(659B)
----ALARM.bsf(3KB)
----asd.map.rpt(18KB)