基于FPGA的闸门时间为1s的计频器.zip

【文件属性】：
文件名称：基于FPGA的闸门时间为1s的计频器.zip
文件大小：13.35MB
文件格式：ZIP
更新时间：2021-05-13 19:46:11
FPGA Basys3 verilog 计频器 1.测量正弦波信号的频率，1Hz-10MHz，峰峰值在20mV-1000mV，相对误差误差在10e-2以内； 2.测量两个同频不同相位的方波信号的时间间隔，峰峰值在100mV-1000mV，相对误差误差在10e-2以内； 3.测量方波信号的占空比，相对误差误差在10e-2以内；