文件名称：常用电路模块的布局布线原则：时钟.pdf
文件大小：236KB
文件格式：PDF
更新时间：2022-10-05 20:08:40
综合文档
布局原则 v布局要紧凑, 优先布在Top层,尽量靠近相关IC v为了减小寄生电容,放置两个电容时,要使用得分支长度尽量小 v晶振电源采用Π型滤波，先大后小 v时钟分配器要靠近时钟产生电路 v分配器布*，以保证到各路IC路径最短
常用电路模块的布局布线原则：时钟.pdf
【文件属性】：
文件名称：常用电路模块的布局布线原则：时钟.pdf
文件大小：236KB
文件格式：PDF
更新时间：2022-10-05 20:08:40
综合文档
布局原则 v布局要紧凑, 优先布在Top层,尽量靠近相关IC v为了减小寄生电容,放置两个电容时,要使用得分支长度尽量小 v晶振电源采用Π型滤波，先大后小 v时钟分配器要靠近时钟产生电路 v分配器布*，以保证到各路IC路径最短