文件名称：prjtrellis:记录莱迪思ECP5比特流格式
文件大小：1.38MB
文件格式：ZIP
更新时间：2024-05-23 05:33:57
Verilog
格子计划 对于FPGA工具链用户 通过使用进行Verilog合成，并使用进行布局和布线，Project Trellis可以为ECP5 FPGA提供完全开源的流程。 Project Trellis本身提供了用于位流创建的设备数据库和工具。 入门 安装Project Trellis的依赖项： Python 3.5或更高版本，包括开发库（Ubuntu上的python3-dev ） 现代C ++ 14编译器（建议使用Clang） CMake 3.5或更高版本 促进 吉特 用于设备编程的最新OpenOCD（如果从源代码构建， --enable-ftdi需要--enable-ftdi ） 克隆Project Trellis存储库并下载最新数据库： git clone --recursive https://github.com/YosysHQ/prjtrellis 安装libtrellis和