文件名称：基于VHDL语言的数字锁相环的设计与实现 (2007年)
文件大小：1.05MB
文件格式：PDF
更新时间：2024-05-30 00:18:07
自然科学 论文
为了改善数字通信系统的同步性能，保证系统工作稳定、可靠，本文对锁相环电路进行了研究，利用VHDL语言进行同步单元的全数字电路设计，并利用积分电路代替微分电路减小干扰；同时为了协调锁相环相位调节速度与抗干扰能力的矛盾，设计自动调节模块，使锁相环在具有很好的抗干扰能力的前提下，做到迅速地调节相位达到锁定状态；通过MAX+plusII进行仿真，给出计算机仿真结果，验证设计的正确性。