文件名称：基于Verilog HDL的流水线模型机的设计与实现 (2007年)
文件大小：409KB
文件格式：PDF
更新时间：2024-06-05 10:24:36
工程技术 论文
为了提高模型机指令执行的并行性，使用Verilog HDL并采取top-down设计方法，利用确定的有限状态自动机（DFA）理论，设计并实现了一台具有指令级并行性的流水线模型机的方案。阐述了该流水线模型机的DFA设计算法与verilog HDL的实现方法，并给出了相应的仿真测试。测试结果证明，该模型机能并行处理4条指令，并具有预取指令和旁路功能。