verilogHDL精粹

【文件属性】：

文件名称：verilogHDL精粹

文件大小：46KB

文件格式：DOC

更新时间：2013-04-10 16:49:35

verilogHDL精粹

针对C语言编程者的Verilog开发指南实例 本文举例说明了如何用软件实现脉宽调制(PWM)，如何将该设计转换成一个可以在FPGA中运行的逻辑块，并能利用存储器映射I/O接口通过软件完成对该逻辑块的控制。通过理解本文讨论的概念和内容，没有太多硬件知识的软件开发人员也能掌握在FPGA上开发硬件的技能。