verilogHDL精粹

【文件属性】：

文件名称：verilogHDL精粹

文件大小：37KB

文件格式：DOC

更新时间：2012-08-26 04:13:19

verilogHDL精粹

现在的情况与以前有所不同，软件工程师能够方便地参与到硬件设计中。不管是硬件模块还是软件模块现在都可以用编程语言进行设计。众所周知，C语言是嵌入式软件设计的通用语言。在硬件设计方面，Verilog则是流行的选择(用VHDL的人也很多)。Verilog的语法和结构与C编程语言非常相似，从本文的例子中也可以看到这一点。