文件名称：国内外研究现状-onfi接口规范
文件大小：3.89MB
文件格式：PDF
更新时间：2024-07-05 04:53:36
CUDA
1．2国内外研究现状 本节主要介绍国内外FIR滤波并行算法的研究现状。有限脉冲响应滤波器是数字信 号处理领域基本的功能模块之一，可以在保证任意频率特征的同时具有严格的线性相位 特性【31。FIR滤波器无反馈回路，单位冲击响应有限长，是一种稳定系统。FIR数字滤 波器被广泛应用于通信、图像处理以及模式识别等领域。随着计算机技术在信号处理应 用方面的不断扩展，如何设计出适合计算机执行的并行优化FIR滤波器，正成为当前计 算领域研究的一个重点课题。近来研究者主要使用VLSI(Very Large Scale Integration， 超大规模集成电路)、FPGA(Field．Programmable Gate Array，现场可编程门阵列)以及 DSP芯片(Digital Signal Processor，数字信号处理器)实现基于时域和基于z域的FIR 滤波算法【4】。在时域寻求降低FIR滤波算法运算复杂度的途径；在z域所采用方法是尽 量提高FIR滤波算法的并行执行能力。 基于时域FIR滤波算法主要有【5】：DA查找(DistributedArithmetic，分布式算法)、 CSE(Common Subexpression Elimimation，公共子表达式消去法)、以及BSE算法(Binary Subexpression Elimination，二元子表达消去法)等。分布式查找算法基于FPGA实现， 采用纯硬件结构，可以串行实现也可以并行实现，但需要FPGA特有查表结构，因此该 算法适用范围受限；CSE算法通过寻找系数中“共同子表达式”，找到以后将这些共同 表达式的运算结果在乘法模拟单元*享给其它系数，达到减少运算单元个数的目的16j。 BSE算法在CSE算法基础改进得到，其主要思想是用移位与加法运算代替影响性能的 乘法运算，使滤波过程中卷积运算的乘法耗时降低。 在z域实现FIR滤波算法主要有短时卷积算法与FFA(Fast FIR Algorithm，快速 FIR算法)【71。这类方法虽可以提高滤波器阶数与输入采样信号规模，但并发执行能力 较弱，算法运行加速比无法大幅提高。 随着GPU通用计算的持续发展，出现另外一种改进FIR滤波算法的新途径。即利 ．2． 万方数据