基于FPGA的交织器的设计

时间:2013-01-26 06:01:16
【文件属性】:

文件名称:基于FPGA的交织器的设计

文件大小:118KB

文件格式:RAR

更新时间:2013-01-26 06:01:16

FPGA VHDL

这是基于FPGA的交织器的设计的完整的工程文件,软件:quartaus II 6.0,语言:VHDL;已调试通过,程序及仿真波形均正确。


【文件预览】:
interleave
----U4003946.DLS(1KB)
----interleave.ndb(9KB)
----interleave(7).cnf(3KB)
----interleave(1).cnf(12KB)
----interleave(5).cnf(11KB)
----INTERLEAVE.sym(200B)
----interleave(4).cnf(2KB)
----interleave.hif(4KB)
----interleave(6).cnf(6KB)
----interleave(3).cnf(3KB)
----interleave.scf(3KB)
----interleave.fit(42KB)
----interleave.wdf(5KB)
----interleave.rpt(86KB)
----interleave.sof(19KB)
----interleave.vhd(1KB)
----interleave.pof(54KB)
----interleave.cnf(567KB)
----interleave.snf(76KB)
----LIB.DLS(128B)
----interleave.acf(15KB)
----interleave.ttf(78KB)
----U3112427.DLS(52KB)
----interleave(2).cnf(7KB)
----U4667465.DLS(7KB)
----interleave.pin(6KB)
----interleave.hex(43KB)
----interleave.mmf(8B)

网友评论

  • 的确是交织器,但是是最简单的那种枚举输出的办法,不是用ram实现的