文件名称：时钟分频电路
文件大小：29KB
文件格式：RAR
更新时间：2012-04-14 10:15:45
好
一种超简单的基于VHDL的时钟分频电路，非常容易修改参数
【文件预览】：
clk
----xst()
--------dump.xst()
--------work()
----clk.ise_ISE_Backup(4KB)
----clk_tb.fdo(313B)
----vsim.wlf(40KB)
----__projnav.log(5KB)
----clk_tb.vhw(5KB)
----_xmsgs()
----clk_tb.jhd(33B)
----pepExtractor.prj(36B)
----clk.ise(4KB)
----clkdiv.stx(0B)
----clkdiv.ngr(655B)
----work()
--------clk()
--------clk_tb()
--------clkdiv()
--------_info(2KB)
----clk_tb.xwv_bak(1KB)
----transcript(2KB)
----clk_tb.xwv(1KB)
----clk.vhd(1KB)
----test_tb_bencher.prj(21B)
----automake.log(0B)
----clkdiv.cmd_log(61B)
----clk_tb.udo(195B)
----clkdiv_summary.html(2KB)
----clkdiv.lso(6B)
----clk.dhp(2KB)
----clk_tb_bencher.prj(21B)
----results.txt(75B)
----clk_tb.tbw(525B)
----__projnav()
--------clkdiv.xst(1KB)
--------sumrpt_tcl.rsp(18B)
--------runXst_tcl.rsp(34B)
--------clk_flowplus.gfl(110B)
--------clk.gfl(8KB)
----clkdiv.prj(21B)
----clkdiv.syr(6KB)
----clk_tb.ant(4KB)