分频时钟模块

【文件属性】：

文件名称：分频时钟模块

文件大小：356B

文件格式：TXT

更新时间：2018-01-01 15:41:32

100MHz 1Hz

EDA FPGA数字设计，利用Verilog HDL语言分模块描写分频时钟模块100MHz 1Hz