高速除法器设计及ASIC实现

【文件属性】：

文件名称：高速除法器设计及ASIC实现

文件大小：103KB

文件格式：PDF

更新时间：2013-03-22 09:39:32

除法器 ASIC

为提高除法计算的速度,提出了新的基216 算法的高速除法器算法,并以专用集成电路设计方法实现。与 MIPS 处理器中使用的除法器相比,电路最大延迟减少了27 % ,计算所需时钟周期数减少了68 % ,速度性能改善了 77 %左右。给出了电路的其他性能指标。该电路适用于对运算速度要求非常高的场合。