文件名称：ASIC乘法器设计资料
文件大小：16.38MB
文件格式：ZIP
更新时间：2014-12-07 09:11:46
ASCI， FPGA，乘法器
多年收集的FPGA/CPLD设计乘法器的资料，包括诸多论文和设计文档
【文件预览】：
mul-by sagegao
----定点符号高速乘法器的设计与FPGA实现.pdf(310KB)
----32位时延无关异步流水线乘法器设计.pdf(311KB)
----大数乘法器的设计与硬件实现.pdf(247KB)
----一种基于有限域的快速乘法器的设计与实现.pdf(283KB)
----一种改进的Wallace树型乘法器的设计.pdf(726KB)
----8位RISC结构单片机乘法器.pdf(180KB)
----基于RTL级实现的可综合的16乘16位带符号无符号高速乘法器.pdf(410KB)
----数字信号处理器中阵列乘法器的研究与实现.pdf(357KB)
----32位MIPS微处理器中乘法器的设计和实现.pdf(107KB)
----一种高性能低功耗乘法器的设计.pdf(491KB)
----一种低功耗常系数乘法器的实现.pdf(306KB)
----64位子字并行整数乘法器设计.pdf(281KB)
----一种宽位乘法器设计方案.pdf(242KB)
----一种基于复合域的ECC的快速乘法器.pdf(121KB)
----通用乘法器IP核可测性设计研究.pdf(120KB)
----基于RSA算法的大数乘法器的设计.pdf(337KB)
----1616位带符号无符号基于RTL级实现的可综合的高速乘法器.pdf(286KB)
----一种32位全定制高速乘法器设计.pdf(156KB)
----二进制补码阵列乘法器的设计.pdf(226KB)
----Booth编码器中部分积符号位扩展方法及其硬件实现.pdf(126KB)
----基于16位定点DSP的并行乘法器的设计.pdf(349KB)
----可配置GF域Digit-Serial乘法器.pdf(267KB)
----3232位乘法器的一种设计.pdf(187KB)
----32位单精度浮点乘法器的FPGA实现.pdf(245KB)
----高速浮点乘法器设计.pdf(265KB)
----一种并行乘法器的设计与实现.pdf(128KB)
----一种高速低功耗可重构流水线乘法器.pdf(258KB)
----一种高效的可伸缩分组并行有限域乘法器以及VLSI实现.pdf(329KB)
----大整数乘法器设计.pdf(242KB)
----常系数乘法器的VLSI高效设计.pdf(205KB)
----基于冗余算法和跳跃式结构的54位乘法器的研究.pdf(105KB)
----一种新颖的可重组乘法器设计.pdf(220KB)
----基于2型最优正规基的串行乘法器.pdf(215KB)
----采用Booth算法的1616位并行乘法器设计.pdf(119KB)
----基于2-5混值编码的十值乘法器.pdf(336KB)
----基于CSD编码的高速乘法器IP设计.pdf(223KB)
----一种双精度浮点乘法器的设计.pdf(240KB)
----超高速阵列式数码乘法器的研制.pdf(275KB)
----一种新型结构的模2n1乘法器及其VLSI实现.pdf(306KB)
----MIPS的流水线技术和基于流水线的乘法器设计.pdf(378KB)
----基于改进4_2压缩结构的32位浮点乘法器设计.pdf(647KB)
----一种高性能32位浮点乘法器的ASIC设计.pdf(231KB)
----应用EDA技术实现并列乘法器.pdf(152KB)
----基于改进的BOOTH编码的高速3232位并行乘法器设计.pdf(363KB)
----适于消谐型求解的矩阵乘法器设计与实现.pdf(317KB)
----部分并行的蒙哥马利模乘法器实现研究.pdf(394KB)
----浮点乘法器中的舍入方法研究.pdf(352KB)
----有限域GF上乘法器的实现.pdf(326KB)
----流水线阵列乘法器的功耗分析和优化.pdf(257KB)
----一种基于RISC结构单片机的数字乘法器的设计.pdf(342KB)
----基于CPLD的混合逻辑乘法器设计.pdf(297KB)
----基于Booth编码模乘模块RSA的VLSI设计.pdf(169KB)
----一般化全加器在阵列乘法器设计中的典型应用.pdf(406KB)
----基于快速舍入的双精度浮点乘法器的设计.pdf(342KB)
----混合压缩比结构16乘16阵列乘法器设计.pdf(368KB)
----基于FPGA的32位并行乘法器的设计与实现.pdf(333KB)
----一种1616位高速低功耗流水线乘法器的设计.pdf(176KB)
----24位BOOTH乘法器核的一种有效BIST方法.pdf(212KB)
----双字节BOOTH乘法器的优化设计.pdf(226KB)
----An Effective Built-in Self-Test Scheme for parallel Multipliers.pdf(386KB)
----基于函数级进化方法的乘法器设计.pdf(67KB)
----基于FPGA数字乘法器的设计.pdf(170KB)
----基于BOOTH算法的3232位乘法器IP核设计.pdf(215KB)
----一种新型结构的带状矩阵乘法器.pdf(154KB)
----基于FPGA的CSD编码乘法器.pdf(148KB)
----一种快速有限域乘法器结构及其VLSI实现.pdf(142KB)
----快速乘法器的设计与实现.pdf(48KB)