verilog期末复习课件

【文件属性】：

文件名称：verilog期末复习课件

文件大小：10.34MB

文件格式：DOC

更新时间：2016-01-07 06:04:23

数字系统设计

利用硬件描述语言（Verilog HDL）建模、仿真和综合的设计复杂数字逻辑电路与系统的方法和技术。书中内容从算法和计算的基本概念出发，讲述如何由硬线逻辑电路来实现复杂数字逻辑系统的方法。 本书可作为电子工程类、自动控制类、计算机类的大学本科高年级及研究生教学用书，亦可供其他工程人员自学与参考。