《Verilog》期末复习题1

【文件属性】：

文件名称：《Verilog》期末复习题1

文件大小：507KB

文件格式：PDF

更新时间：2022-08-03 20:13:51

fpga开发 pld 制造 自动化 网络协议

1. 用 EDA 技术进行电子系统设计的目标是最终完成 ASIC 的设计与实现 2. 可编程器件分为 CPLD 和 FPGA 3. 随着 EDA 技术的不断完善