文件名称：基于FPGA的3D显示的实现，包括整个工程
文件大小：61KB
文件格式：ZIP
更新时间：2015-09-20 15:21:08
FPGA, VERILOG
基于FPGA的3D显示的实现，包括整个工程，已验证
【文件预览】：
1304062206_e96ac6fe
----OPEN3D_IP_for_virtex6()
--------video_to_vfbc_v2_00_a()
--------dvi_in_v2_00_a()
--------de_gen_v2_00_a()
--------dvi_out_v2_00_a()