verilog 练习

【文件属性】：

文件名称：verilog 练习

文件大小：70KB

文件格式：DOC

更新时间：2012-12-07 05:57:20

verilog

基本组合逻辑功能： 基本时序逻辑功能 元件例化与层次设计 状态机举例