文件名称:基于FPGA的检宽带测频技术
文件大小:453KB
文件格式:RAR
更新时间:2014-04-03 23:53:54
Verilog 频率计
本测频系统中采用的测频原理是相检宽带测频技术。在频率测量中,设标频信号为 f0 ,被 测信号为 fX ,则 f0=A · fC , fX=B · fC , A 、 B 是两个互素的正整数,称 fC 为 f0 和 fX 的最大 公因子频率 fmax c ,其倒数为两频率的最小公倍数周期 Tmin c 。如果这两个信号的周期稳 定,它们之间的相位差变化也具有周期性,周期即为 Tmin c 。设两信号的初始相位差为 0 (即初始相位重合 ) ,则经过 N · Tmin c(N 为正整数)之后,它们的相位又会重合。因此 , 在 一个或多个 Tmin c 内对被测信号 fX 和标频信号 f0 分别计数得 NX 和 N0 , 则被测信号的频 率可由式 fX= f0 · NX/ N0 得出 。 在相位重合检测的测频电路中 , 测量的门时信号受单片机设 置的参考门时以及被测信号和标频信号的相位重合点的共同控制 , 但实际测量闸门的开启与 闭合同被测信号和标频信号的相位重合点同步,这样能够有效的消除传统测频方法中 ± 1 个 字的误差。 注 : 此 IP 经过 Altera 公司的 CycloneIII 系列 ep3c25 的 FPGA 验证 , 时序满足 , 测试频率可 达到此 FPGA 的最高频率 160Mhz ,但未经过硅验证。
【文件预览】:
Frequency MeasureV1.0
----Frequency Measure()
--------doc()
--------lib()