文件名称：基于verilog的带fifo的串口设计
文件大小：17.03MB
文件格式：RAR
更新时间：2020-08-01 11:05:42
verilog uart usart fpga
使用verilog开发的带fifo的串口，波特率115200,8,n,1，已在fpga上验证通过。
基于verilog的带fifo的串口设计
【文件属性】：
网友评论
- tb都没有，，。。。。。。。
- 不错，可以用
- 代码不错，还在学习中
- 代码不错，谢谢分享
文件名称：基于verilog的带fifo的串口设计
文件大小：17.03MB
文件格式：RAR
更新时间：2020-08-01 11:05:42
verilog uart usart fpga
使用verilog开发的带fifo的串口，波特率115200,8,n,1，已在fpga上验证通过。