可综合的VerilogHDL设计实例

【文件属性】：

文件名称：可综合的VerilogHDL设计实例

文件大小：704KB

文件格式：DOC

更新时间：2016-09-07 04:26:54

可综合

从算法设计到硬线逻辑的实现\可综合的VerilogHDL设计实例