文件名称：90nm CMOS技术的恒定延迟逻辑研究述评-研究论文
文件大小：1.05MB
文件格式：PDF
更新时间：2024-06-08 12:12:45
Footer Transistor High Speed Circuit
本文介绍了有关恒定延迟（CD）逻辑的审查工作。 引入了动态（互补金属氧化物半导体）CMOS电路样式，该样式可以减少用于实现任何逻辑的晶体管数量。 （通过逻辑馈送）FTL克服了在动态多米诺骨牌逻辑中使用更多晶体管的麻烦，这种使用工具使用了动态逻辑中所需的相同数量的晶体管。 CD逻辑产生可能的电路的高速运行。 分析了定时窗口技术，该技术主要用于减少功耗，即减少评估时间。 CD Logic展示了一个罕见的方面，即在准备好来自上一阶段的输入之前先对输出进行预先评估。 该特性可提供对动态和静态逻辑样式的良好性能分析。CD Logic在漏电流的支持下降低了充电电流。 使用90nm CMOS技术，分析了基于CD Logic的不同电路的功率，延迟，（功率延迟乘积）PDP和噪声计算。