时域Reed-Solomon译码器及其在FPGA上的实现 (2001年)

【文件属性】：
文件名称：时域Reed-Solomon译码器及其在FPGA上的实现 (2001年)
文件大小：144KB
文件格式：PDF
更新时间：2021-05-11 12:28:52
自然科学 论文 基于Blahut提出的RS(Reed-Solomon)码时域译码算法,提出了一种时域RS译码器,详细讨论了FPGA(现场可编程门阵列)实现该译码器的过程,并以六进制RS(63,47)码为例对用FPGA实现的RS译码器性能进行了分析,该译码器输入码流速率可达6Mbit/ s,占用的FPGA (SpartanⅡ系列)的资源不到相应频域译码器的一半。