文件名称：数字系统设计与VerilogHDL教案
文件大小：6.34MB
文件格式：ZIP
更新时间：2016-08-05 20:16:02
数字系统设计
数字系统设计与VerilogHDL教案
【文件预览】：
数字系统设计与VerilogHDL（第4版）教案
----第10章.PPT(359KB)
----第2章.ppt(3.07MB)
----第9章.ppt(646KB)
----补充.ppt(914KB)
----第3章.ppt(671KB)
----第5章.ppt(337KB)
----第7章.PPT(614KB)
----第1章.ppt(861KB)
----第12章.ppt(227KB)
----第4章.ppt(745KB)
----第13章.ppt(646KB)
----第11章.ppt(437KB)
----第8章.ppt(330KB)
----第6章.PPT(477KB)