文件名称：数字系统设计与VerilogHDL
文件大小：14.02MB
文件格式：PDF
更新时间：2015-10-22 13:48:43
FPGA verilog 数字系统设计
本书系统介绍了数字系统设计相关的知识，主要内容包括：EDA技术、FPGA/CPLD器件、Vefilog硬件描述语言等。本书以Quartus II、Synplify Pro/Synplify软件为平台，以Verilog-1995和Verilog-2001为语言标准，以可综合的设计为重点，以大量经过验证的数字设计实例为依据，系统阐述了数字系统设计的方法与技术，对设计优化做了探讨。