文件名称：verilog编写的FIFO
文件大小：2KB
文件格式：RAR
更新时间：2013-04-02 08:57:56
verilog FIFO
数字信号处理中经常使用到FIFO存储器，本程序就是用verilog语言编写的FIFO存储器，将每个模块分开，层次清晰。
【文件预览】：
FIFO设计
----async_cmp.v(703B)
----wptr_full.v(832B)
----dp_ram.v(516B)
----rptr_empty.v(799B)
----async_fifo.v(1KB)