文件名称：UVM_Verification：具有DPI集成，断言，功能覆盖和层次序列的高级UVM测试平台
文件大小：21KB
文件格式：ZIP
更新时间：2024-03-06 09:20:19
SystemVerilog
具有DPI集成，断言和功能覆盖的UVM测试台 在该项目中，构建了用于结果字符转换芯片的完整验证测试平台架构。 用于验证的测试用例是DUT随机生成的输入事务。 此外，通过将DUT的输出与参考模型的输出进行比较来执行功能验证。 为了实现参考模型，使用了SystemVerilog的直接编程接口（DPI）功能。 参考模型是使用C编程语言编写的DUT的软件实现。 被测设计：DTMF接收器中使用的RCC单元 DUT验证达到100％的覆盖率
【文件预览】：
UVM_Verification-master
----timescale.v(22B)
----rcc_monitor.sv(2KB)
----rcc_tb_top.sv(3KB)
----rcc_if.sv(286B)
----rcc_agent.sv(1KB)
----reference_model.c(6KB)
----rcc_assertions.sv(1KB)
----rcc_out_coverage.sv(13KB)
----results_conv_test.sv(3KB)
----rcc_sequencer.sv(2KB)
----rcc_pkg.sv(415B)
----rcc_in_coverage.sv(3KB)
----README.md(1KB)
----wall_time.c(605B)
----results_conv.v(15KB)
----rcc_driver.sv(5KB)
----ref_pred.sv(2KB)
----rcc_test.sv(1KB)
----rcc_scoreboard.sv(2KB)
----_config.yml(29B)
----rcc_config.sv(182B)
----results_conv_test.v(3KB)
----rcc_environment.sv(2KB)