【文件属性】：
文件名称：FlappyFPGA:在 Nexys-3 Spartan 6 FPGA 上用 Verilog 实现游戏 Flappy Bird
文件大小：46KB
文件格式：ZIP
更新时间：2024-06-29 02:50:59
Verilog
#Flappy Bird FPGA
＃＃客观的
我们的目标是重新制作 Flappy Bird 游戏，重点是复制游戏玩法的物理组件。 该设计是通过 Verilog 代码实现的，可以合成并下载到 Nexys3 Spartan 6 FPGA 板上。 游戏使用 Nexys 板的 VGA 输出显示并通过按钮输入进行控制。
##Design 我们的 Verilog 版本 Flappy Bird 由四个核心模块组成，这些模块为游戏的功能提供动力。 每个模块都接收相同的 Start、Stop 和 Ack 信号，在玩家开始、输掉和重新开始游戏时同步它们的功能。
X_RAM_NOREAD 模块包含一个小型状态机，用于管理五个管道障碍物的 x 坐标输出。 该模块包含两个数组，每个数组有五个 10 位数字； 一个数组保存管道左边缘的 10 位 x 坐标，另一个保存右边缘坐标。 当机器重置为初始状态时，数组被
【文件预览】：
FlappyFPGA-master
----Flappy-VGA()
--------hvsync_generator.v(2KB)
--------Y_ROM_tb.v(1KB)
--------y_rom_tb.v(1KB)
--------nexys3.ucf(9KB)
--------obstacle_logic_tb.v(2KB)
--------X_initial_ROM.v(846B)
--------flight_physics_tb.v(2KB)
--------X_RAM_tb.v(2KB)
--------X_RAM.v(5KB)
--------ee201_debounce_DPB_SCEN_CCEN_MCEN.v(9KB)
--------top_tb.v(2KB)
--------obstacle_logic.v(3KB)
--------vga_top.bit(453KB)
--------Y_ROM.v(3KB)
--------vga_top.v(11KB)
--------flight_physics.v(4KB)
--------hvsync_generator_tb.v(938B)
----README.md(9KB)
----.gitignore(637B)