文件名称：DFFRAM:使用DFF单元的基于标准单元库的内存编译器
文件大小：4.76MB
文件格式：ZIP
更新时间：2024-05-09 22:07:23
Verilog
DFFRAM编译器 使用DFF单元的基于标准单元库的内存编译器。 该项目的目的是开发基于DFF的RAM和寄存器文件（RegF）编译器，该编译器遵循标准ASIC实现方法利用标准单元库。 编译器针对给定的配置集生成不同的视图（HDL网表，HDL功能模型，LEF，GDS，时序等）。 当使用自定义放置器将单元放置在平面图上时，由编译器生成的布局将高度紧凑（我们的目标是超过95％的放置密度）。 此外，自定义放置器可确保路由相对简单。 如果到目前为止，使用开源全局和详细路由器进行自动路由无法产生良好效果，则该项目将考虑创建自定义路由器！ 编译器 beta版本的编译器位于Compiler/目录下。 查看以了解更多信息。 以下是放置在编译器中且经openroad布线的 手工制作 在编译器完全准备就绪之前，您可以使用Openlane加固现有的手工设计。 这是对RTL综合的改进的高级视图： 尺寸
【文件预览】：
DFFRAM-main
----.gitignore(119B)
----Contributing.md(2KB)
----Compiler()
--------.gitignore(41B)
--------BB.v(15KB)
--------placeram()
--------Readme.md(1KB)
--------prflow.py(9KB)
--------example()
--------pin_order.cfg(42B)
--------verification()
--------docs()
----License(11KB)
----Authors(318B)
----.github()
--------workflows()
----Readme.md(2KB)
----pdk()
--------hd_primitives.v(49KB)
--------hd_functional.v(2.22MB)
----Handcrafted()
--------Macros()
--------Synth()
--------Verification()
--------OpenLANE()
--------docs()
--------Models()