uart 源码 (Verilog)

【文件属性】：

文件名称：uart 源码 (Verilog)

文件大小：10KB

文件格式：RAR

更新时间：2012-06-13 17:42:05

uart verilog fpga

使用verilog实现uart功能，可在FPGA或CPLD中实现UART模块，实现串口通信。

【文件预览】：
uart 源码 (Verilog)
----serial_interface.v(4KB)
----xmit_rcv_control.v(12KB)
----uart_top.v(3KB)
----tester.v(6KB)
----control_operation.v(3KB)
----clock_divider.v(2KB)
----status_registers.v(2KB)
----cpu_interface.v(2KB)
----uart_tb.v(1KB)
----address_decode.v(1KB)