文件名称：uart串口通信verilog源码
文件大小：27KB
文件格式：RAR
更新时间：2023-05-30 07:54:50
uart verilog
uart串口通信verilog源码，包含测试程序，包括cpu收发数据的模拟，可用modelsim，ncsim等软件编译运行
【文件预览】：
code
----src()
--------TBR.v(3KB)
--------TOP.v(3KB)
--------RBR.v(2KB)
--------UART_FPGA.v(33KB)
--------TEST_TOP.v(3KB)
--------cat.bat(163B)
--------CLK_DIV.v(3KB)
--------CPU.v(3KB)
--------TEST_CON.v(6KB)
--------transcript(409B)
--------RX.v(7KB)
--------CONFIG.v(6KB)
--------BAUD.v(4KB)
--------TX.v(3KB)
--------TEST_CLK_DIV.v(3KB)
--------TEST.v(25KB)
--------FPGA.v(2KB)
----sim()
--------pattern()
--------sim.v(2KB)
--------model()
--------makefile(502B)
--------tsk()
--------simfiles.f(355B)