Verilog HDL 串入并出转换器

【文件属性】：

文件名称：Verilog HDL 串入并出转换器

文件大小：332KB

文件格式：PDF

更新时间：2018-09-22 15:10:06

ASMD, 串并转换

一个串入并出转换器。输入是8bit数据，输出是32bit数据。给出AMSD图和HDL设计描述。并给出测试脚本和仿真结果。