用VHDL编写计数器

时间：2016-06-15 14:02:52
【文件属性】：

文件名称：用VHDL编写计数器

文件大小：191KB

文件格式：DOC

更新时间：2016-06-15 14:02:52

VHDL

用VHDL描写计数器，0-999 一、题目要求： 输出为3位BCD码的计数显示电路。该计数显示电路由三个模块构成： 1、十进制计数器（BCD_CNT） 2、七段显示译码器电路（DEC_LED） 3、分时总线切换电路（SCAN）

立即下载

网友评论

  • 谢谢，给了我设计思路。
  • 不错的资源，有用

相关文章