基于verilog的边沿检测设计源码

【文件属性】：

文件名称：基于verilog的边沿检测设计源码

文件大小：460B

文件格式：V

更新时间：2021-08-29 16:38:01

verilog fpga 边沿检测 按键输入 module

基于verilog的边沿检测设计源码，包括上升沿和下降沿检测。