基于FPGA的信号边沿检测和激励文件的，verilog代码。

【文件属性】：

文件名称：基于FPGA的信号边沿检测和激励文件的，verilog代码。

文件大小：2KB

文件格式：RAR

更新时间：2019-01-26 11:23:11

边沿检测

基于FPGA的信号边沿检测和激励文件的，verilog代码。

【文件预览】：
fall_edge_tb.v
fall_edge.v